<div dir="ltr">Hi<div style> Any idea on the ETA for this patch? I'm presuming it's all good to be pulled into the mainline otherwise?</div><div style><br></div><div style>Thanks</div><div style>Som</div></div><div class="gmail_extra">
<br><br><div class="gmail_quote">On Thu, Jun 6, 2013 at 3:03 AM, Stephen Hemminger <span dir="ltr"><<a href="mailto:stephen@networkplumber.org" target="_blank">stephen@networkplumber.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
On Wed, 05 Jun 2013 20:05:15 +0200<br>
<div class="im">Damien Millescamps <<a href="mailto:damien.millescamps@6wind.com">damien.millescamps@6wind.com</a>> wrote:<br>
<br>
> On 06/05/2013 05:49 PM, Stephen Hemminger wrote:<br>
> > On Wed, 05 Jun 2013 16:50:03 +0200<br>
> > Damien Millescamps <<a href="mailto:damien.millescamps@6wind.com">damien.millescamps@6wind.com</a>> wrote:<br>
> ><br>
> >> Hi Stephen,<br>
> >><br>
> >> Overall this patch is very nice. My only comment on this one is why do<br>
> >> you limit the max number of memory resources to 5 ?<br>
> >> The PCI configuration space permits to store up to 6 base addresses.<br>
> >><br>
> >>> +#define PCI_MEM_RESOURCE 5<br>
> >> Please, can you add a log/comment with your patch, too ?<br>
> >><br>
> >><br>
> >> Cheers,<br>
> > Only because I was trying to save some space, and I didn't see any hardware<br>
> > with that many useful regions. Also the kernel UIO driver has some control<br>
> > over which regions get exposed.<br>
><br>
> I agree that hardware generally don't use that much BAR for the PCIe.<br>
> However, this is only a matter of 20 to 24 Bytes, so I don't see any<br>
> reason not defining this macro as per the PCI standard value.<br>
><br>
> Could you add a commit log and change that so it can be ack'd and pushed<br>
> in the DPDK repository ?<br>
><br>
> Thanks,<br>
<br>
</div>Go ahead and change the 5 to a 7.<br>
No point in another resend of whole pile.<br>
</blockquote></div><br></div>